

MANYETİK FİLTRELER İÇİN FPGA TABANLI BULANIK KONTROLÖR TASARIMI

İlker Ali ÖZKAN¹, İsmail SARITAŞ¹, Saadetdin HERDEM²

¹Selçuk Üniversitesi, Teknik Eğitim Fakültesi, Elektronik ve Bilgisayar Eğitimi
Bölümü, 42073, Konya, Türkiye

²Selçuk Üniversitesi, Mühendislik Mimarlık Fakültesi, Elektrik Elektronik Mühendisliği
Bölümü, 42075, Konya, Türkiye

ilkerozkan@selcuk.edu.tr, isaritas@selcuk.edu.tr, sherdem@selcuk.edu.tr

Özet

FPGA'ler işlemleri yüksek hızda ve paralel olarak gerçekleştirebilen, veri depolama kapasiteli, taşınabilir, pratik, az miktarda enerji harcayan, programlanabilen lojik cihazlardır. Bu özellikleri FGPA'leri güçlü bir dijital kontrol aracı haline de getirmektedir. Bu çalışmada Manyetik Filtre (MF) performansını en yüksek seviyede tutacak bir bulanık mantık kontrolör tasarımı VHDL kullanılarak FPGA üzerinde gerçekleştirilmiştir. Gerçekleştirilen modelin test sonuçları ile MATLAB&Fuzzy Logic Toolbox'dan elde edilen test sonuçları karşılaştırılarak kontrol sisteminin doğrulaması yapılmıştır. Diğer sistemlere göre önerilen sistemin dikkate değer şekilde başarılı olduğu görülmüştür.

Anahtar Kelimeler: Manyetik Filtre, Bulanık Mantık Kontrol, FPGA

FPGA BASED FUZZY CONTROLLER DESIGN FOR MAGNETIC FILTERS

Abstract

FPGA's are logical equipments that execute the processes in parallel way at high speed and consume less energy. They are not only programmable, portable, practical but also have capacity to store data. These properties make FPGA's a powerful digital control equipment. In this study, a fuzzy logic controller design that aims to keep the performance of magnetic filter at the highest level was implemented by FPGA. The

accuracy of the implemented system was done by comparing the results with the results of the MATLAB&Fuzzy Logic Toolbox. It has been seen that the test results of the proposed system has significant success with respect to the compatible systems.

Keywords: Magnetic Filter, Fuzzy Logic Control, FPGA

1. Giriş


Teknolojik sıvıların kalitesinin yüksekliği; teknolojik işlemlerde kullanıldığı süre içerisinde kimyasal ve fiziksel özelliklerinin sabit kalması ve teknolojik işlemler sonucu içerdikleri çeşitli karışımlar bakımından temiz olmaları ile belirlenir [1]. Çeşitli kimyasal ve fiziksel özellikli bu karışımlar, teknolojik işlemlerde oluşan bazı bozukluklar nedeniyle veya set ve cihazların zaman zaman aşınmalarının sonucu olarak her zaman vardılar. Dolayısıyla bu teknolojik sıvıların sürekli olarak karışımlardan temizlenmesi gerekmektedir [1, 2]. Bu karışımların büyük kısmını demir ve demir bileşenli elemanlar, yani demir içerikli parçacıklar oluşturmaktadır [1,3].

Teknolojik sıvıların içerdikleri demir bileşenli karışımların tanecik şeklinde olmaları ve temelde genel olarak manyetik özellikli olmaları nedeniyle bu karışımların temizlenmesi için manyetik yöntemlerin kullanılması daha avantajlıdır [1-8]. Bu amaçla son yıllarda MF'ler çok kullanılmaktadır [1,2].

MF'nin klasik filtrelerden prensip olarak farkı süzgeç elemanı olan filtre matrisinin (Şekil 1.b) ferromanyetik özellikli malzemelerden (küreler, çubuklar, plakalar vb.) oluşturulmuş olmasıdır. Dış manyetik sistem (Şekil 1.a) elektromıknatis (solenoid, toroid, çekirdekli bobin vs.) ve mıknatıslardan oluşturulabilir. Gövde veya karkas manyetik olmayan paslanmaz malzemedir yapılmaktadır [3]. Şekil 1'de gerçekleştirilen manyetik filtrenin temel yapısı gösterilmektedir [3].

Literatürler incelendiğinde teorisi ve uygulaması gerçekleştirilen MF'lerin performanslarının her koşulda yüksek tutulması, tekrar tekrar kullanılarak ekonomik kazanç sağlanması ve sürekli görevini sürdürmesi gibi önemli problemler vardır [1]. Bunun için sıvının akış hızı, sıvı içerisindeki manyetik özellikli parçacık miktarı, bu parçacıkların büyüklükleri, manyetik geçirgenlikleri, filtre matrisinin çapı, uzunluğu, filtre matrisinin tipi (çubuk, talaş, kürecik vb.), tipe göre filtre matrisini oluşturan

manyetik özellikli elemanların büyüklükleri ve manyetik geçirgenlikleri, bobin tipi ve sarım sayısı vb. pek çok faktör performansı etkilemektedir [2,3].



a-Manyetik alan oluşturan sistem, b- Filtre matrisi, c-Giriş borusu, d-Çıkış borusu


Şekil 1. Gerçekleştirilen manyetik filtrenin temel yapısı.

MF sistemlerinin akışkanlar dinamiği, manyetik alan, güç elektroniği gibi bir çok alanı kapsamaması, sistem davranışının doğrusal olmaması, sistem üzerinden deneyler ile elde edilen verilerin gürültü gibi sebeplerden dolayı mükemmel olmaması, sistemin zamanla değişiminden dolayı zamandan bağımsız bir modelinin olmaması gibi nedenler ile sistemin matematiksel modelinin elde edilmesi oldukça zordur. Sistemin matematiksel modelinin çıkarmanın güç olduğu bu durumda en önemli bilgi kaynağı sensörlerden gelen veriler ve uzman kişilerdir. Sistemin bu durumu ve eldeki tüm bilgilerin kullanılabilmesi dikkate alındığında, MF'nin Bulanık Mantık (BM) yöntemiyle kontrol edilmesinin uygun olduğu görülmüştür [3].

Bu yaklaşımdan yola çıkarak bu çalışmada MF'lerin FPGA üzerinde bulanık mantık yöntemiyle kontrolü amaçlanmıştır. Bu amaçla filtre performansını en iyi seviyede tutulmasını sağlayacak bir bulanık kontrolörün tasarımı FPGA üzerinde gerçekleştirilmiştir.

2. Manyetik Filtre Kontrol Bileşenleri ve Tasarımı

Bu çalışmada TÜBİTAK tarafından desteklenen 109E037 nolu projesi çerçevesinde gerçekleştirilen manyetik filtreleme sistemi için FPGA tabanlı bulanık kontrol tasarımı yapılmıştır. MF kontrol sistemini oluşturulan donanımsal bileşenlerin genel yapısı Şekil 2'de verilmiştir.




Şekil 2. MF kontrol sisteminin yapısı

Şekil 2'de görülen sistem üzerindeki fiziksel yapı manyetik özellikli parçacık içeren girişteki endüstriyel sıvıların MF ile temizlenmesinden sonra çıkışa aktarılması şeklinde özetlenebilir. Oluşturulan kontrol sistemi ise iki ayrı bölümde incelenebilir. Birinci bölümde sistem üzerindeki manyetik filtreye giren parçacık konsantrasyonunu ölçmek amacıyla kullanılan (S1) sensörü ve manyetik filtreden geçen endüstriyel sıvının akış hızını ölçmek amacıyla kullanılan (S2) sensörleri ile elde edilen verilerin FPGA'ye iletilmesi sağlanmaktadır. Bu işlem için parçacık konsantrasyonu ve akış hızı sensörlerinden alınan veriler, sensörleri beslemek ve alınan verileri enstrümantasyon yükselteci işlemine tabii tutmak için tasarlanan sensör devrelerine aktarılmaktadır. Sensör devrelerinden alınan analog bilgiler paralel çıkışlı ICL7109 entegresi kullanılarak oluşturulan ADC arayüz kartı ile dijital hale çevrilerek FPGA'ye iletilmektedir. İkinci bölümde ise FPGA üzerinde koşulan kontrol sistem çıkışı ile manyetik akının kontrolü yapılmaktadır. Bu amaçla FPGA üzerinden alınan dijital verileri analog hale çevirmek için DAC8562 entegresi kullanılarak DAC arayüz kartı tasarlanmıştır. PWM ile filtre bobinine uygulanacak olan gerilim kontrol edilmiştir. DC ile beslenen bobinin geriliminin değişimi ile MF'nin manyetik akısının kontrolü sağlanmıştır.


3. Bulanık Mantık Tabanlı Kontrolör

Temel bir yapısı Şekil 3'de verilen, bulanık mantık tabanlı kontrolörün özünü kontrolörün davranışlarını belirleyen bulanık kuralları içeren bilgi tabanı ve kontrolöre sunulan girdilere göre aktif kuralları birleştiren çıkarım mekanizması oluşturur [9,10]. Kontrol edilecek sistem ile çıkarım mekanizması arasında, kurallar ve çıkarım sistemi bulanık kümeleri kullandığı için kesin değerleri bulanık değerlere dönüştürecek bulanıklaştırma arayüzüne ve çıkarım sonucunda elde edilen bulanık küme değerlerini de kesin değerlere dönüştürecek durulaştırıcı arayüzüne ihtiyaç duyulur.



Şekil 3. Temel bulanık kontrol sistemi

Bulanık kümeler; bir elemanın kısmi ilgisini ilgi düzeyine göre 0 ile 1 arasındaki bir değer ile ilişkilendirerek küme olarak sunmaya olanak sağladığı için klasik kümelerin genişlemesi olarak yorumlanabilir [9]. Her bulanık küme bir üyelik fonksiyonu $\mu_A(x)=[0,1]$ ile tanımlanabilir. Örneğin düşük, orta, yüksek için üyelik fonksiyonu Şekil 4'de gösterilmiştir.



Şekil 4. Üyelik fonksiyonu ve dilsel ifadeleri

Birleşim (\cup), kesişim (\cap) ve tümlenme işlemleri bulanık kümelerin üyelik fonksiyonları üzerinde gerçekleştirilebilen ifadeleridirler (Denklem 1,2,3).

$$\mu_{A\cup B}(x) = \max[\mu_A(x), \mu_B(x)] = \mu_A(x) \vee \mu_B(x) \quad (1)$$

$$\mu_{A\cap B}(x) = \min[\mu_A(x), \mu_B(x)] = \mu_A(x) \wedge \mu_B(x) \quad (2)$$

$$\mu_{\bar{A}}(x) = 1 - \mu_A(x) \quad (3)$$

(1) ve (2)'de tanımlanan max ve min işlemleri VEYA (\vee) ve VE (\wedge) mantık bağlaçları ile tanımlanabilir. Kurallar bu bağlaçlar ve bulanık kümeler kullanarak yazıldığında;

Kural 1: Eğer (X = A1) VE (Y = B1) ise (Z = C1) (4)

Kural 2: Eğer (X = A2) VE (Y = B2) ise (Z = C2) (5)


burada X, Y ve Z dilsel ifadeler, A1, A2, B1, B2, C1 ve C2 bulanık küme terimleridir. Eğer girişleri x_0 ve y_0 olarak alırsak, bu girişlerin A1 ve B1 bulanık kümelerine ait üyelik dereceleri sırasıyla $\mu_{A1}(x_0)$ ve $\mu_{B1}(y_0)$ ile temsil edilir (Kural 1). Benzer şekilde x_0 ve y_0 girişlerinin A2 ve B2 bulanık kümelerine üyelik dereceleri sırasıyla $\mu_{A2}(x_0)$ ve $\mu_{B2}(y_0)$ ile temsil edilir (Kural 2). Yani Kural 1'in koşulu $\alpha_1 = \mu_{A1}(x_0) \wedge \mu_{B1}(y_0)$ ile Kural 2'nin koşulu $\alpha_2 = \mu_{A2}(x_0) \wedge \mu_{B2}(y_0)$ ile verilir. Eğer-ise kurallarının sonucu bir çıkarım işlemi aracılığı ile hesaplanabilir. Çıkarım işlemini gerçekleştirmenin değişik yöntemleri mevcuttur [9]. Bu çalışma MAX-MIN çıkarımı benimsenmiştir.

Bu çalışmada durulaştırma aşaması ağırlıklı ortalama yöntemi kullanılarak gerçekleştirilmiştir. Bu yöntem nispeten daha az işlem gücü gerektirmesi ve "alan boşluğu" göz önüne alındığında FPGA uygulamaları için idealdir. Ağırlıklı ortalama çıkış değeri Denklem 6 ile hesaplanmaktadır.

$$z^* = \frac{\sum \mu_C(z) \cdot z}{\sum \mu_C(z)} \quad (6)$$

4. Bulanık Kontrolörün VHDL ile gerçekleştirilmesi

Bulanık kontrol sistemi bileşenler şeklinde tasarlanmıştır. Oluşturulan bileşenler VHDL dili kullanılarak Altera Quartus yazılım ortamında tasarlanmıştır. Sistem bulanıklaştırma, çıkarım mekanizması, durulaştırıcı olarak üç ayrı VHDL bileşenine ayrılmıştır. Oluşturulan bileşenlerin yapısı Şekil 5'de gösterilmiştir.



Şekil 5. VHDL ile tasarlanan bulanık kontrolör bileşenleri


Bulanık kontrolörde verilerin gösterimi için sabit noktalı sayı gösterimi kullanılmıştır. Sabit noktalı sayılar tamsayılar ile kayan noktalı sayı gösterimi arasında kabul edilmektedir. FPGA üzerinde numeric_std aritmetiği kadar işlemleri hızlı olup aynı zamanda 1'den küçük sayıları da sunabilmektedirler [12]. IEEE standartlarına göre sabit noktalı sayı gösterimi işaret, tam ve ondalık kısımlar olmak üzere üç kısımdan oluşmaktadır. Bir işaret biti, 1 adet tamsayı biti ve 4 adet ondalık bit olmak üzere toplam 8 bitlik bir sabit noktalı sayının sunumu Şekil 6'da gösterilmiştir.

0 = +, 1 = -	2^2	2^1	2^0	2^{-1}	2^{-2}	2^{-3}	2^{-4}
İşaret Biti	Tamsayı Kısmı			Ondalık Kısmı			

Şekil 6. 8 bitlik bir sabit noktalı sayı gösterimi

4.1. Bulanıklaştırma Bileşeni

Bulanıklaştırma bileşeni kesin giriş değerlerini bulanık değerlere çevirmektedir [13]. Giriş değişkenlerinin üyelik fonksiyonları bu bileşende tanımlanmıştır. Her bir üyelik fonksiyonu 'a','b','c','d' olmak üzere 4 değişkene sahiptir (Şekil 7).



Şekil 7. Üyelik fonksiyonu formatı

Bu yapı üçgensel ve/veya yamuk üyelik fonksiyonlarının kullanılabilmesini sağlamaktadır. Şekil 7'de görülen noktalardan 'b' ve 'c' eşit seçilerek üyelik fonksiyonu üçgen formunda kullanılmaktadır. A bulanık kümesi için giriş değerinin üyelik derecesi μ_A ile gösterilir (Denklem 7).

$$\mu_A = \begin{cases} 0 & \text{giris} < a \\ \frac{\text{giris} - a}{b - a} & a \leq \text{giris} < b \\ 1 & b \leq \text{giris} < c \\ \frac{\text{giris} - c}{b - c} & c \leq \text{giris} < d \\ 0 & \text{giris} \geq d \end{cases} \quad (7)$$

Şekil 8'de Bulanıklaştırma işlemini VHDL kodları verilmiştir. Giriş değeri a'dan küçük veya b'den büyük ise sonuç değeri UMIN yani 0 değerini, b ile c arasında ise sonuç değeri UMAX yani 1 değerini almaktadır. Giriş a ile b veya c ile d arasında yani eğimin bulunduğu aralıklarda ise sabit noktalı sayı gösterimine uygun hesaplamalar yapılmaktadır. Bu işlem ile giren parçacık konsantrasyonu ve akış hızı giriş değişkenleri bulanıklaştırılmaktadır.

```
IF (GIRIS<A) THEN
    SONUC:=UMIN;
ELSIF (GIRIS>=A AND GIRIS<B) THEN
    G_C1:=RESIZE(CIKAR_H(GIRIS,A),TAM,NOKTALI);
    G_C2:=RESIZE(CIKAR_H(B,A),TAM,NOKTALI);
    SONUC:=RESIZE(BOLME_H(G_C1,G_C2),TAM,NOKTALI);
ELSIF (GIRIS>=B AND GIRIS<C) THEN
    SONUC:=UMAX;
ELSIF (GIRIS>=C AND GIRIS<D) THEN
    G_C1:=RESIZE(CIKAR_H(D,GIRIS),TAM,NOKTALI);
    G_C2:=RESIZE(CIKAR_H(D,C),TAM,NOKTALI);
    SONUC:=RESIZE(BOLME_H(G_C1,G_C2),TAM,NOKTALI);
ELSE
    SONUC:=UMIN;
END IF;
```

Şekil 8. Üyelik derecesi hesaplaması için VHDL kodu

4.2. Çıkarım Mekanizması Bileşeni


Çıkarım mekanizması bileşeni, kural tabanının bir sonucu olan bulanık çıkışı elde edebilmek için Mamdani min-max çıkarımı yapmaktadır. Mamdani min-max çıkarımı bulanık kontrol sistemlerinde sıkça kullanılmakta ve donanımsal olarak rahatlıkla ifade edilebilmektedir [13,14]. Bu çıkarım mekanizmasında öncelikle belirlenen her bir kural için minimum üyelik derecesi bulunur. Kural tabanındaki her bir kural için *min* ifadesi elde edildikten sonra, aynı dilsel ifadeye giren kuralların minimum değerlerinin maksimumu bulunarak çıkarım sonucu elde edilmektedir.

4.3. Durulaştırma Bileşeni

Durulaştırıcı bileşeni kontrol sisteminin bulanık çıkış değerini kesin değere dönüştürmektedir. Bu işlem için ağırlıklı ortalama durulaştırma metodu kullanılmaktadır (Denklem 6). Hesaplama sırasında çarpma ve bölme işlemlerine gereksinim duyulmaktadır. Gerçekleştirilen durulaştırma bileşenin kodlarının bir kısmı Şekil 9'da verilmiştir.


```
...  
SIGNAL E1      : SFIXED (TAM downto NOKTALI) :=to_sfixed(0,tam,noktali);  
...  
SIGNAL E11     : SFIXED (TAM downto NOKTALI) :=to_sfixed(3500,tam,noktali);  
SIGNAL BOLEN   : SFIXED (TAM downto NOKTALI);  
SIGNAL BOLUNEN: SFIXED (TAM downto NOKTALI);  
BEGIN  
D1 <= TO_SFIXED (AD1,7,-10);  
.....  
D9 <= TO_SFIXED (AD9,7,-10);  
BOLUNEN<=RESIZE (RESIZE (E1*D1,7,-10)+ ...+RESIZE (E11*D11,7,-10),7,-10);  
BOLEN<=RESIZE (D1+D2...+D11,7,-10);  
...  
DU<=TO_slv (resize (bolunen/bolen,7,-10));  
.....
```

Şekil 9. Durulaştırma bileşeni için VHDL kodu



Şekil 10. Bulanık mantık kontrolörün genel blok diyagramı

Ayrıca işlem sırasında sıfıra bölme hatası kontrol edilerek, bölen sıfıra eşit olduğunda çıkış 0 olarak alınmaktadır. Quartus programı üzerinde VHDL ile hazırlanan bulanık kontrol sisteminin tüm bileşenlerinin blok diyagramı Şekil 10'da gösterilmiştir [15].

5. MF için Bulanık Kontrolör Tasarımı


Bulanık kontrolde giriş parametreleri olarak filtreye giren parçacık konsantrasyonu (S1) ve endüstriyel sıvının akış hızı (S2), çıkış parametresi olarak da filtre bobinine uygulanan akımı kontrol eden PWM referans gerilimi (U) seçilmiştir.

Bulanık kontrolörün kurallar tabanı literatüre uygun olarak geliştirilmiştir [3]. S1 giriş değişkeni {çok çok az (ÇÇA), çok az (ÇA), az (A), orta (O), yüksek (Y), çok yüksek (ÇY), çok çok yüksek (ÇÇY)} olmak üzere 7 dilsel ifadeye ayrılmıştır. S2 giriş değişkeni ise {çok düşük (ÇD), düşük (D), orta (O), yüksek (Y), çok yüksek (ÇY)} olmak üzere 5 dilsel ifadeye ayrılmıştır. U çıkış değişkeni ise {çok çok çok az (ÇÇÇA), çok çok az (ÇÇA), çok az (ÇA), az (A), az orta (AO), orta (O), yüksek orta (YO), yüksek (Y), çok yüksek (ÇY), çok çok yüksek (ÇÇY), çok çok çok yüksek (ÇÇÇY)} olmak üzere 11 dilsel ifadeye ayrılmıştır. Giriş ve çıkış değişkenleri için bulanık kural tablosu Tablo 1'de verilmiştir.

Tablo 1. Bulanık Kontrol için kural tabanı

		Parçacık Sensörü 1 (S ₁)						
		ÇÇA	ÇA	A	O	Y	ÇY	ÇÇY
Sıvının akış hızı (S ₂)	ÇD	ÇÇÇA	ÇÇA	ÇA	A	AO	O	YO
	D	ÇÇA	ÇA	A	AO	O	YO	Y
	O	ÇA	A	AO	O	YO	Y	ÇY
	Y	A	AO	O	YO	Y	ÇY	ÇÇY
	ÇY	AO	O	YO	Y	ÇY	ÇÇY	ÇÇÇY


Giriş, çıkış değişkenleri ve bulanık kural tablosu verilen bulanık kontrol sistemi "Matlab&Fuzzy Logic Toolbox" yazılımı kullanılarak tasarlanmış ve elde edilen sistemin üç boyutlu görünümü Şekil 11'de verilmiştir.



Şekil 11. Bulanık kuralların üç boyutlu görünümü

6. Sonuç ve Öneriler

Hazırlanan tasarım Modelsim simülasyon programı ile derlenmiştir ve simülasyon sonuçları Şekil 12'de verilmiştir. Şekilde giren parçacık miktarı, akış hızı, saat, PWM referans gerilimi, aktifleşen giren parçacık miktarı dilsel çıkışları, aktifleşen akış hızı dilsel sonuçları ve aktifleşen çıkarım değerleri değişkenleri bulunmaktadır. Giren parçacık miktarının 980 değeri için Kural 2 ve 3'ün aktifleştiği ve akış hızının 200 değeri için Kural 3'ün aktifleştiği görülmektedir. Çıkış değeri ise 1386 olarak oluşmaktadır.



Şekil 12. Modelsim programında elde edilen simülasyon sonuçları

Giren parçacık konsantrasyonu ve akış hızının farklı değerleri için Matlab&Fuzzy Logic Toolbox ve Modelsim simülasyonundan elde edilen sonuç değerleri Tablo 2'de karşılaştırmalı olarak verilmiştir. Sonuç değerleri birbirleri ile karşılaştırılarak birbirleri arasındaki hata yüzdesi hesaplanmıştır.

Tablo 2. Bulanık Kontrol için Matlab ve Modelsim sonuçlarının karşılaştırılması

Giren Parçacık Konsantrasyonu	Akış Hızı	Matlab Sonucu	FPGA Sonucu	Hata (%)
400	80	560	553	0.07
700	300	1540	1539	0.01
1200	200	1540	1539	0.01
2500	45	1910	1909	0.01
3000	350	3330	3328	0.02
1000	335	1870	1873	0.03
2020	70	1660	1663	0.03
1800	160	1810	1801	0.09

100	250	954	964	0.1
20	30	119	126	0.07

Bu çalışmada manyetik filtre kontrolü için FPGA tabanlı bir bulanık kontrolör gerçekleştirilmiştir. Bulanık kontrolör öncelikle MATLAB&Fuzzy Logic Toolbox ile tasarlanmıştır. Test amaçlı girilen değişik giren parçacık konsantrasyonu ve akış hızı değerlerine tasarlanan kontrol sisteminin verdiği sonuçlar incelenmiş ve sistemin filtre performansını yüksek seviyede tutmak için uygun sonuçlar verdiği görülmüştür. Elde edilen bulanık kontrolör sistemi VHDL ile de gerçekleştirilmiştir. VHDL ile tasarlanan bu model Modelsim programı üzerinde test edilmiştir. Matlab&Fuzzy Logic Toolbox ve Modelsim test sonuçları birbirleri ile karşılaştırıldığında %0.044'lük bir hata ortalaması ile modelin başarılı olduğu görülmektedir. Sonuçlar arasındaki fark donanımsal olarak tanımlanan sistemin ondalıklı kısmının hassasiyetinden kaynaklanmaktadır. Ayrıca model Quartus yazılımı ile Cyclone II EP2C20F484C7 FPGA üzerine uygulanmıştır. Tasarlanan bulanık kontrol sisteminin donanımsal olarak başarı ile uygulanabildiği görülmüştür.

Geliştirilen bu model, farklı sistemleri kontrol etmek üzere de tanımlamaları değiştirilerek kullanılabilir. Ayrıca sistemin kontrol başarısını artırmak amacıyla, FPGA tabanlı sistemin paralel işlem yeteneğinden de faydalanılarak adaptif bir tasarım yapılabilir.

Teşekkür

Bu çalışma, TÜBİTAK 1001 Bilimsel Araştırma Projeleri Birimi tarafından 109E037 Kodlu proje ile desteklenmiştir. Desteklerinden dolayı TÜBİTAK'a teşekkürlerimizi sunarız.

Kaynaklar

[1] Abbasov, T., "Elektromanyetik Filtreleme İşlemleri", Seçkin Yayıncılık, Ankara, 2002.

- [2] Saritas, I., Ozkan, I.A., Herdem, S., The effects of fuzzy control of magnetic flux on magnetic filter performance and energy consumption, *Expert Systems with Applications*, Volume 37, Issue 12, Pages 7542-7551, December 2010.
- [3] Saritas, I. The Design of Magnetic Filter for Cleaning Industrial Liquids and Adaptive Control of Filter by Artificial Intelligence Methods, Phd Thesis, Selçuk University Institute of the Natural and Applied Sciences, 2008.
- [4] Herdem, S., Abbasov, T., and Köksal, M., 1999. Modelling of Buildup Process of Particles in Pores of High Gradient Magnetic Filters by Using Fokker-Planck Equation, *J. Phys. D: Appl. Phys.*, vol.32, no. 24, pp. 3146-3150.
- [5] Abbasov, T. ve Rüzgar, B., “Yüksek Gradyanlı Alanlarda Manyetik Taşıyıcıların Hedeflendirilmesi Yöntemi” *Elektrik-Elektronik-Bilgisayar Mühendisliği 11. Ulusal Kongresi Bildiriler Kitabı*, İstanbul, cilt 1,2005, s. 99-101.
- [6] Okada, H., Tada, T., Chiba, A., Mitsushashi, K., Ohara, T. ve Wada, H., “High Gradient magnetic Separation for Weakly Magnetized Fine Particles”, *IEEE Transactions on Applied Superconductivity*, Vol.12, 2002, s 967-970.
- [7] Abbasov, T. ve Ceylan, K., “Filter Performance and Velocity Distribution Relation in Magnetic Filtration of Non-Newtonian Liquids”, *Separation Science And Technology*, 34(11), 1999, s. 2177–2189.
- [8] Sarıtaş, İ., Özkan, İ.A., Herdem, S., Design of Fuzzy Expert System for Magnetic Filter Performance According to Magnetic Field, *5th International Conference on Electrical and Electronics Engineering – ELECO 2007*, pp. 401-405, Bursa, 2007.
- [9] K. M. Passino and S. Yurkovich. *Fuzzy Control*, EUA, Addison-Wesley, (1998).
- [10] J. Yen, R. Langari and L. A. Zadeh, *Industrial Applications of Fuzzy Logic and Intelligent Systems*. IEEE Press, New York, (1995).
- [11] A. Cabrera, S. Sánchez-Solano, P. Brox, A. Barriga, R. Senhadji, Hardware/software codesign of configurable fuzzy control systems. *Applied Soft Computing*, 4, 271–285, (2004).
- [12] http://www.eda.org/fphdl/Fixed_ug.pdf, Son erişim tarihi : Kasım 2011.
- [13] Elmas, Ç., *Bulanık Mantık Denetleyiciler*, Seçkin Kitapevi, Ankara,2003.
- [14] Oliveira, D.N.; de Souza Braga, A.P.; da Mota Almeida, O.; , "Fuzzy logic controller implementation on a FPGA using VHDL," *Fuzzy Information Processing*

Society (NAFIPS), 2010 Annual Meeting of the North American , vol., no., pp.1-6, 12-14 July 2010.

[15] Cirstea, M.; "Neural and Fuzzy Logic Control of Drives and Power Systems", Newnes Press ISBN: 0-7506-5558-5, 2002.